[Internship / Stage] Electronic Engineer / Ingénieur Electronique

Stage FW

Sujet du stage : Développement d’un environnement de simulation PCI Express (BFM)

 

Présentation de la société :

REFLEX CES est une société leader dans la conception et la fabrication de cartes et systèmes électroniques complexes à base de FPGA. L’offre des REFLEX CES comprend à la fois la réalisation de solutions sur mesure clé en main mais aussi la fourniture de produits sur étagères à travers un catalogue complet de cartes d'acquisition et de traitement à base de FPGA, tout en s’appuyant sur des services de fabrication de petites et moyennes séries. Reconnue pour son expertise dans les applications à haute vitesse, analogiques ou à concevoir des systèmes durcis, REFLEX CES est devenu un partenaire de premier plan pour les entreprises industrielles dans les domaines de la défense, les télécommunications, Big Data, la finance, de la vision, médical et de l'industrie.

REFLEX CES a réalisé en 2017 un CA de 25 M€ et emploie plus de 100 personnes.

Introduction :

Dans le cadre de ces projets R&D, REFLEX CES souhaite développer des solutions PCI Express pour FPGA répondant à des besoins spécifiques. Celles-ci seront développées en HDL et cibleront des composants FPGA Intel ou Xilinx.

La validation de ce code HDL nécessite l'utilisation d'environnement de simulation permettant de tester de manière exhaustive les différents cas d'usage avant de les rencontrer lors de l'intégration dans le système final. Cette simulation modélisant le comportement d'interfaces (ou bus), on parle alors de BFM (bus Functional Model)

Objectif :

L’objectif de ce stage est d’obtenir un environnement de simulation permettant de valider des solutions PCI Express développées en HDL.
Il devra inégrer un BDM possédant, entre autres, les caractéristiques suivantes :

  • Compatible avec des endpoint PCI Express
  • Support du PCI Express Gen3 x16
  • Support des différents types de transactions PCI Express
  • Compatible avec ModelSim
  • Compatible avec les FPGA Intel

Principales étapes du stage :

  • Analyse du besoin et des solutions existantes
  • Choix du langage le plus adapté (VHDL, Verilog, SystemVerilog) au codage
  • Rédaction du document de conception HDL :
    • Spécifications
    • Architecture générale
    • Sous modules
    • ...
  • Codage HDL et simulation
  • Validation sous ModelSim

Disciplines abordées :

  • Méthodologie de conception de système à base de FPGA
  • Outils de développement et simulation HDL sur FPGA (Quartus, QSYS, Modelsim…)

Durée du stage : 6 mois

Si vous souhaitez vous investir dans une société en pleine croissance, sur des projets innovants, techniques et variés, avec des possibilités de formation et d’évolution, REFLEX CES vous donne l’opportunité de vous épanouir dans une véritable vie d’équipe, alliant performance et convivialité.

 

Contact recrutement:
Marion LECLERE
mleclere@reflexces.com
01.69.87.02.55

 

Keep me informed

If you want to know more about REFLEX CES, sign up for our newsletter to be updated on our initiatives, sectorial news and upcoming events.

Reflex CES Reflex CES