Votre mission

Au sein du service R&D, vous intégrerez l’équipe firmware HDL qui conçoit et réalise des architectures à base de FPGA.

L’augmentation des débits sur les interfaces réseau (10GbE, 100GbE, 400GbE…) nécessite toujours plus de puissance pour traiter les données (filtrage, blocage, routage…). Les algorithmes utilisés doivent être de plus en plus performants tout en restant flexibles pour pouvoir s’adapter aux changements et évolutions rapides des usages. Le langage P4, apparu il y a quelques années, répond en partie à ce besoin en permettant de décrire simplement, à l’aide d’un langage adapté, les traitements à appliquer aux données. Au fil des ans, ce langage gagne en popularité en s’adressant à toujours plus de composants : logiciel (CPU), composants spécialisés (ASIC), logique programmable (FPGA), etc.

Ce stage s’inscrit dans la volonté de reflex ces de monter en compétence sur le langage P4, afin de proposer à nos clients des solutions toujours plus innovantes en termes de performances pures, mais aussi de coût, d’évolutivité et d’efficacité.

En rejoignant reflex ces, vos principales missions seront les suivantes :

Vos compétences

Poste basé à Evry (91)

 Contact recrutement:
jobs@reflexces.com

Votre mission

Rattaché à la Direction Technique, vous intégrerez l’équipe de conception FPGA en tant que stagiaire ingénieur.

Ce stage s’inscrit dans la dynamique de reflex ces pour qualifier les nouveaux standards d’interconnexion en avance de phase sur les technologies FPGA high-end.

Ces nouveaux standards d’interconnexion seront ensuite intégrés dans les projets clients.

En rejoignant REFLEX CES, vos principales missions seront les suivantes :

Vos compétences

Vos avantages

Durée du stage: 6 mois

Poste basé à Evry (91)

 Contact recrutement:
jobs@reflexces.com

Sujet: Intégration d’une interface de debug dans la suite logicielle de développement Intel

Votre mission

Au sein du service R&D, vous intégrerez l’équipe Logicielle en tant que stagiaire ingénieur conception logiciel.

Ce stage s’inscrit dans la volonté de reflex ces de proposer une interface de debug dans les suites de développement des fabricants de FPGA majeurs (Intel, Xilinx, Lattice)

Chaque fabricant de FPGA propose sa propre solution de programmation JTAG, Intel FPGA Download Cable II, Xilinx Platform Cable USB ou Lattice Diamond programmer. Ces solutions ne sont pas compatibles entre elles, chaque cible doit utiliser la sonde de programmation USB dédiée.

Il est cependant possible d’utiliser un microcontrôleur de type FTDI pour réaliser un programmeur JTAG universel et s’affranchir des sondes de programmations spécifiques des fabricants.

La fonction sera utilisée avec les logiciels de développement des fabricants (Intel Quartus Programmeur, Xilinx LabTools ou Vivado et Lattice Diamond Programmer) sous les systèmes d’exploitation Linux et Windows. Elle pourra également être utilisée avec un logiciel de programmation universel open-source (openOCD par exemple).

En rejoignant reflex ces, vos principales missions seront les suivantes :

Vos compétences

Vos avantages

Durée du stage: 6 mois

Poste basé à Evry (91)

 Contact recrutement:
jobs@reflexces.com